• 如何将AWTK应用部署到嵌入式开发环境中

    AWTK已经在多个嵌入式平台做好了移植,并提供了相应的模板工程,如:嵌入式Linux、AWorksOS、RT1052裸系统以及STM32裸系统等。AWTK应用程序在Windows调试好之后,部署到这些嵌入式开发环境非常方便,只需要简单的几个步骤就可以了,具体的内容请看下文。 下面我们就以HelloDesigner-Demo为例,说明如何将应用部署到嵌入式开发环境中。 把应用部署到嵌入式Linux 下面以ZLG周立功Linux开发套件M6708-T(Cortex-A9)为载体,如何将应用部署到嵌入式Linux中,操作步骤如下: (1)安装交叉编译器(Ubuntu16 x64) 在M6708-T开发套件光盘资料中,找到 arm-poky-linux-gnueabi编译器的安装脚本并执行,默认安装在类似如下的目录: /opt/poky/1.7/sysroots/x86_64-pokysdk-linux/usr/bin/arm-poky-linux-gnueabi (2)下载AWTK整合包 在AWTK官网下载整合发布包,将整合包其解压到Linux系统目录中(如:/home/user): (3)修改编译工具链 修改awtk-linux-fb/awtk_config.py文件: ·设置TOOLS_PREFIX为arm-poky-linux-gnueabi编译器的路径,如下图所示: ·如果CPU支持硬浮点,则开启“-mfloat-abi=hard ”,如下图所示: (4)编译应用程序 将HelloDesigner-Demo复制到user_apps目录下。执行下面的命令,目标文件将输出到awtk-linux-fb/build/bin: cd /home/user/awtk-linux-fb scons APP=../user_apps/HelloDesigner-Demo (5)打包应用程序 编译完成后,还需要把应用程序和资源文件打包在一起,才能下载到板子上运行,执行下面的命令,生成压缩包release.tar.gz: cd /home/user/awtk-linux-fb ./release.sh ../user_apps/HelloDesigner-Demo/res (6)运行应用程序 把 release.tar.gz 上传到开发板并解压,然后通过ssh或串口调助手让板子运行: ./release/bin/demo 把应用部署到AWorksOS 下面以RT1052平台为例,介绍如何将自己的应用移植到AWorksOS平台上。从ZLG官网下载最新的RT1052光盘资料,里面包含自带移植好的AWTK Eclipse工程和AWTK Keil工程。只需屏蔽工程中自带的示例代码文件(通常名字是xxx_demo),然后往工程中添加用户自己的应用代码就可以了。 使用Eclipse构建应用 找到AWorksOS SDK开发包下的aw_m1052_disk-2.0.0目录,然后按下面步骤操作: (1)打开m1052_awtk工程 (2)屏蔽demos示例 屏蔽m1052_awtk工程自带demos应用示例,可按下图所示操作: (3)把应用加入工程 将HelloDesigner-Demo复制到: aw_m1052_disk-2.0.0-test\examples\application\app_awtk_demo\src\user_apps目录下,再刷新工程,显示如下图所示。然后就可以编译和调试工程了。 使用Keil构建应用 找到aw_easyarmrt1052_disk-2.0.1目录(AWorksOS SDK中),然后按下面步骤操作: (1)打开easy_arm_rt1052.uvprojx工程 (2)屏蔽awtk-demo示例 在easy_arm_rt1052工程中,默认提供了一个awtk-demo示例。如果需要将自己的应用添加到该工程,先屏蔽awtk-demo文件夹,可按下图所示操作: (3)把应用加入工程 将HelloDesigner-Demo中的源代码(通常在src目录下),添加到这个Keil工程中,可按下图所示操作。然后就可以编译和调试工程了。 把应用部署到其他平台 ·用于RT1052裸系统的awtk-easyarm-rt1052-raw工程 ·用于STM32裸系统的awtk-stm32f429igtx-raw工程 以上这些工程都可以在AWTK的官网或者GitHub找到。如果想把自己的应用添加到这些Keil工程上编译运行,方法都大同小异,即先屏蔽工程中自带的示例代码文件(通常名字是xxx_demo),然后往工程中添加用户自己的应用代码。 RT1052裸系统Keil工程 (1)获取awtk-easyarm-rt1052-raw源码 git clone https://github.com/zlgopen/awtk-easyarm-rt1052-raw.git (2)打开awtk_gui_demo.uvprojx工程 (3)屏蔽Chart-Demo示例 在awtk_gui_demo工程中,默认提供了一个Chart-Demo示例。如果需要将自己的应用添加到该工程,先屏蔽Chart-Demo文件夹,可按下图所示操作: (4)把应用加入工程 将HelloDesigner-Demo的源代码(通常在src目录下),添加到这个Keil工程中,可按下图所示操作。然后就可以编译和调试工程了。 STM32裸系统Keil工程 下面以STM32F429为例,说明如何在工程中添加自己的应用,步骤如下: (1)获取STM32f429igtx源码 git clone https://github.com/zlgopen/awtk-stm32f429igtx-raw.git (2)获取AWTK源码 我们要把AWTK的源码放到工程目录中一起参与编译,并要需确保AWTK SDK版本与应用的一致性。获取AWTK源码的方式有下面两种: ·方式一(推荐使用该方式): 找到Designer的安装目录,将AWTK\SDK\awtk整个目录复制到awtk-stm32f429igtx-raw目录下。 ·方式二: 按照下面命令从GitHub上下载最新的AWTK源码。 cd awtk-stm32f429igtx-raw git clone https://github.com/zlgopen/awtk.git (3)打开awtk.uvprojx工程 (4)屏蔽AWTK-DEMO示例 在awtk工程中,默认提供了一个AWTK-DEMO示例。如果需要将自己的应用添加到该工程,先屏蔽AWTK-DEMO文件夹,可按下图所示操作: (5)把应用加入工程 将HelloDesigner-Demo的源代码(通常在src目录下),添加到这个Keil工程中,可按下图所示操作。然后就可以编译和调试工程了。 本文的详细内容请看:《AWTK开发实践》中的“第11章 把应用部署到嵌入式开发环境”。

    关键词: 嵌入式 gui awtk

    时间:2020-03-25

  • CAN-bus总线信号传输延时分析及解决方案

    CAN-bus总线信号传输延时分析及解决方案

    由于CAN-bus总线的实时性强、抗干扰能力强等特点,在轨道交通、汽车电子等行业得到广泛的应用。伴随着技术的升级和CAN节点的增加,CAN协议提供的8字节数据传输以及最高1Mbps的波特率已经不能满足工程师的应用需求。针对此现象,CiA协议联合各大车厂,制定出新一代的CAN FD协议,其主要的内容就是将一帧的数据段由8字节提升到64字节,同时可以提升数据段的波特率,以缩短通讯时间。 在一些行业中,对实时性要求很高,例如CAN通信在轨道交通制动系统中的应用,如果CAN-bus总线通讯出现了延迟,会严重影响轨道交通安全,造成列车运行瘫痪,甚至危及人身安全。那么,如何评估CAN网络延时情况以及如何降低CAN/CAN FD通讯延迟,保证通讯稳定呢?接下来,做详细介绍。 1.1 CAN/CAN FD网络信号延时上限 CAN-bus总线采用多主通信模式、非破坏式总线仲裁机制。发送节点在发送报文时,在发完CRC校验场之后,会发出长度为2个位的ACK段,如图1所示。当接收节点正确接收到有效报文时,就会在应答间隙(ACK SLOT)向发送节点发送一个“显性”位来作为回应。发送节点检测到总线呈现显性状态,便认为成功发送报文。如果发送节点没有检测到有效的显性位,则认为总线错误。所以,CAN FD信号延迟的最大时限是确保发送节点在应答间隙内接收到有效的应答信号。 图 1 ACK应答 以1Mbit/s波特率为例,在单次采样模式下,当采样率为75%时,应保证在750ns内,发送节点能够采集到接收节点发出的显性位,否则会出现总线错误。即,延时总和时间≤位时间x采样点百分比。 1.2 如何快速评估CAN网络延时情况? 工程师们在开发设计CAN底层硬件时,需要结合应用场景充分考虑延迟带来的影响。那么,工程师如何快速评估CAN网络的延时情况?如图2所示,是CANScope分析仪抓取的,由于传输延迟导致的错误波形。 图 2 传输延迟错误 由于 ACK 界定符被前面的应答场严重压缩,导致被某个节点识别为显性(原本是隐性),所以这个识别错误的节点后面发出了错误帧,进行全局通知,让发送节点重新发送。 CANScope分析仪可以提供传输延迟测量的功能,可以进行单帧的延迟测量,也可以进行所有波形的延时统计。如图3所示,可以通过延迟测量出导线的等效长度,即最大延迟÷5ns/m,并给出该波特率下最长等效传输距离。 图 3 CANScope传输延迟测量功能 1.3 CAN/CAN FD信号延时分析 通过延时上限可以了解到,我们需要严格的控制总线上各个部分造成的延时时间,确保延时时间总和在一定范围内。接下来,以CAN FD为例,了解一下造成延时的具体原因。 如图4所示,CAN FD网络上两节点之间通信过程中,CAN FD报文首先从节点A控制器发出,经过隔离器件、CAN FD收发器发送到总线上,再通过一段距离的传输依次达到节点B的CAN FD收发器、隔离器件,CAN FD控制器,最后又节点B发出ACK显性应答位,重复上述过程到达节点A。很明显,整个过程中,会影响信号传输延迟的因素有:CAN FD控制器、隔离方式、收发器循环延时、线缆传播。 图 4 总线节点通讯结构 1. CAN FD控制器延时 CAN FD控制器造成的延时可以从两方面分析: ·软件延时:在应用进程中,主CPU将数据从CAN FD控制器中读写耗费的时间; ·控制器延时:CAN FD控制器实现串行化信息所耗费的时间。 这个过程中与主控制器、CAN FD控制器、接口芯片等有关,通常情况下,延时在纳秒级以下,可以忽略不计。 2. 隔离方式造成的延时 为了增加信号传输的可靠性,通常都会在CAN FD底层硬件设计中添加隔离设计。隔离器件的添加,带来一定的延时并影响CANFD系统容许的线缆长度。不同的隔离方式,延时效果也不同。 常用的解决方案有光耦+CAN FD收发器,如图5所示。图中光耦6N137具有典型的单向延时60ns,加上全部信号双向传输会造成240ns延时。 图 5 光耦+CAN收发器 相比上述分立器件的隔离方式,也可以采用隔离收发器的方案,如图6所示。例如,CTM5MFD采用磁耦隔离方式,延时时间在3~5ns。这种情况下,基本不会影响总线容许通信线缆长度。 图 6 CAN FD隔离收发器 3. 收发器循环延时 循环延时指TXD引脚信号变化导致至RXD引脚信号变化的时间差。如图7所示,可以测试TXD和RXD之间的循环延时。 图 7 收发器循环延时测量 CAN FD收发器循环延时由收发器本身的性能决定,传播延时最大可达几百纳秒。 CAN FD收发器延时是CAN总线规范必测项目,选取性能高的收发器,可以有效降低传输延时,增加总线传输距离。 4. 线缆传播延时 线缆是CAN-bus总线传输的重要介质,其长度也是影响通讯延时的重要原因。不同类型的线缆会造成不同的延时效果。通常情况下,导线延时为5ns/m,建议选择较粗的导线,线径越大,延迟越小,或者可以使用镀金、镀银的线缆(镀金的0.2平方毫米线相当于1.0平方毫米的铜线)。线径过小,其导线阻值过大,影响传输速率造成延迟。线缆的延时越小,CAN总线传输的距离越远。 综合上述介绍,我们可以总结出以下解决信号延迟的方案: ·选择性能较好的CAN FD收发器和CAN FD控制器; ·使用CTM3(5)MFD磁耦隔离收发器,降低延时; ·使用标准线缆,禁止使用电话线、网线等线径较小的线缆,必要时可选择较好材质的导线; ·波特率一定时,传输距离过大,可以添加CAN FD网桥,降低导线传输延时。 1.4 CAN/CANFD转CAN/CANFD网桥 如图8所示,CANFDBridge是广州致远电子有限公司开发的高性能CAN/CANFD智能协议网桥,集成2路CAN/CANFD可切换接口,支持ISO标准CANFD与Bosch CANFD标准。每个接口具备独立的2500VDC电气隔离保护电路,使接口卡避免由于地环流的损坏,增强系统在恶劣环境中使用的可靠性。 CANFDBridge支持 CAN 转 CAN、CAN 转CANFD、CANFD转 CAN、CANFD转CANFD 等报文默认转换处理。除此之外,还提供帧映射、合并和拆分等特殊转换处理。用户可自由设定 CAN(FD)报文的转发映射、组包拆包等规则,满足自身应用需求。 图 8 CAN FD网桥 1.5 CANScope总线综合分析仪系列 如图9所示,CANScope总线综合分析仪是一款综合性的CAN总线开发与测试的专业工具,集海量存储示波器、网络分析仪、误码率分析仪、协议分析仪及可靠性测试工具于一身,并把各种仪器有机的整合和关联;重新定义CAN总线的开发测试方法,可对CAN网络通信正确性、可靠性、合理性进行多角度全方位的评估;帮助用户快速定位故障节点,解决CAN总线应用的各种问题。 图 9 CANScope分析仪

    时间:2020-03-25 关键词: 总线 信号传输 can-bus

  • 紫光展锐发布新一代5G终端芯片

    紫光展锐发布新一代5G终端芯片

    虎贲T7520是紫光展锐第二代5G智能手机平台,采用6nm EUV制程工艺,以及多种先进设计技术,性能大幅提升的同时,功耗再创新低。虎贲T7520采用4 个 Arm Cortex-A76 核心,4 个 Arm Cortex-A55 核心,GPU采用 Arm Mali-G57核心,5G 速度下,将带来优异的流媒体和游戏体验。虎贲T7520基于紫光展锐5G技术平台马卡鲁开发,集成了全球首颗支持全场景覆盖增强技术的5G调制解调器,可拓展大带宽4G/5G动态频谱共享专利技术,使运营商在现有4G频段上能够部署5G,最大限度利用既有资源,并满足未来5G共建共享的需求,有效降低网络部署成本,加快5G部署。同时,虎贲T7520针对速度高达500KM/h的高铁场景进行技术优化,帮助用户在高速旅行的同时,尽享5G带来的畅快体验。 楚庆表示:“虎贲T7520开发了多种先进技术,在性能全面提升的同时,功耗再创新低。除此之外,我们的架构设计开放创新,致力生态承载,未来将携手合作伙伴共同带给用户更优异的智能体验。“ 具体来看,此次紫光展锐发布的虎贲T7520具有六大优势。亮点一:先进的6nm EUV工艺。多层极紫外(EUV)光刻技术加持,工艺光源波长缩短到13.5nm,接近X射线的精度带来了极高的光刻分辨率,使芯片的成本、性能和功耗达到了更好的平衡。相比上一代7nm,6nm EUV晶体管密度提高了18%,这将使芯片单位面积内集成更多的晶体管,芯片功耗降低8%,可提供更长的续航时间。 亮点二:全球首款全场景覆盖增强5G调制解调器。支持5G NR TDD+FDD载波聚合,以及上下行解耦技术,可提升超过100%的覆盖范围。基于紫光展锐创新的5G超级发射技术,可为小区近点提升60%上传速率,解决了增强VR、4K/8K超高清视频直播等业务需要更大上行带宽的痛点。支持 Sub-6GHz 频段和NSA/SA双模组网,支持2G至5G七模全网通,在SA模式下,下行峰值速率超过3.25Gbps。虎贲T7520还支持领先的双卡双5G以及EPS Fall back、VoNR高清语音视频通话。 亮点三:强大的AI能力和无尽的开发空间。集成新一代NPU,拥有业界领先的移动端AI商用成熟度,支持业界主流ML训练框架,提供丰富的算子库,实现对Android NN的完整支持,用户能够体验更加多样化的移动端AI应用。 亮点四:全面增强的多媒体处理能力。搭载紫光展锐自主研发的第六代影像引擎Vivimagic 6.0 解决方案和第二代4K FDR (Full Dynamic Range)技术,专用AI加速处理器,全新升级的四核ISP架构,高达一亿像素的超高分辨率和多摄处理能力,结合安奇逻辑(ACUTElogic)领先的影像技术,将为拍照和摄像提供出类拔萃的效果。采用全新一代多核显示架构,最高支持120Hz的刷新率,全通路、全格式HDR标准渲染能力,多屏显示最高可支持4K HDR 10+,将极大提升用户在高帧率类竞技游戏、5G超高清视频观影、AR/VR等视觉沉浸式场景上的体验。 亮点五:功耗再创新低。紫光展锐新一代的低功耗设计架构,以及基于AI的智能调节技术,与分离式5G方案相比,虎贲T7520无论是在轻载还是重载场景下,功耗优势全面领先,在部分数据业务场景下的功耗降低了35%。

    时间:2020-03-22 关键词: 芯片 5G

  • 格芯量产eMRAM,基于22nm FD-SOI平台

    格芯量产eMRAM,基于22nm FD-SOI平台

    格芯的eMRAM是一款可靠的多功能嵌入式非易失性存储器(eNVM),已通过了5次严格的回流焊实测,在-40℃至125℃温度范围内具有100,000次使用寿命和10年数据保存期限。FDX eMRAM解决方案支持AEC-Q100 2级设计,且还在开发工艺,预计明年将支持AEC-Q100 1级解决方案。 格芯汽车、工业和多市场战略业务部门高级副总裁和总经理Mike Hogan表示:“我们将继续通过功能丰富的可靠解决方案实现差异化FDX平台,客户可利用这些解决方案来构建适用于高性能和低功耗应用的创新产品。我们的差异化eMRAM部署在业界先进的FDX平台之上,可在易于集成的eMRAM解决方案中实现高性能射频、低功耗逻辑和集成电源管理的独特组合,帮助客户提供新一代超低功耗MCU和物联网应用。” 格芯携手设计合作伙伴,即日起提供定制设计套件,包括通过芯片验证的插入式MRAM模块(4至48MB),以及MRAM内置自检功能支持。 eMRAM是新一代存储技术,拥有RAM内存读写速度、能够与NAND闪存一样具有非易失性的新型存储介质,断电不会出现丢失数据,而写入速度是闪存的数千倍。

    时间:2020-03-22 关键词: 格芯 emram

  • 最全运算放大器的运用指南

    最全运算放大器的运用指南

    通常不管你是画PCB,还是运用单片机做硬件控制,都会要了解运算放大器。下面我将解释一个通用电压反馈运算放大器的基本操作,并请您参阅其他内容以了解更多信息。 图1描述了运算放大器的标准示意图符号。有两个输入端(IN+, IN-)、一个输出端(OUT)和两个电源端(V+, V-)。这些端的名称可能因制造商而异,甚至单个制造商也可能使用不同的名称,但它们仍然是相同的五个端。 例如,您可能会看到Vcc或Vdd而不是V+。又或者,您可能会看到Vee或Vss而不是V-。电源端子的其他标签会有所不同,因为它们指的是器件内部的晶体管类型。例如,当在运算放大器内部使用双极结型晶体管(BJT)时,电源对应于BJT的集电极和发射极:Vcc和Vee。在运算放大器内部使用场效应晶体管(FET)时,电源标签与FET的漏极和源极相对应:Vdd和Vss。如今,许多运算放大器同时包含BJT和FET,因此V+和V-是常见的标签,与器件内部的晶体管无关。简言之,不要太在意引脚标签,只要理解它们的作用即可。 图1:通用型运算放大器示意图符号 等式1表示运算放大器的传递函数: 在等式1中,AOL被称为“开环增益”。在现代运算放大器中,它通常是一个非常大的值(120 dB或1,000,000 V/V)。例如,如果IN+和IN-之间的电压差仅为1mV,运算放大器将尝试输出1000V!在这种配置中,运算放大器不在线性区域内工作,因为输出不能使输入彼此相等(记住,理想情况下In+等于In-)。因此,运算放大器需要一种方法来控制开环增益,即通过负反馈来实现。 图2描述了作为反馈控制系统一部分的运算放大器。您会注意到输出OUT通过一个标记为?的块反馈到负输入IN-。?被称为反馈因子,通常使用电阻来降低输出电压。 图2:负反馈运算放大器 图3比较了开环运算放大器和负反馈运算放大器。这些TINA-TI?软件仿真电路采用的运放是近乎理想的运放,加了电源来限制输出电压。注意,对于左侧的开环配置,输出几乎等于正电源(V+)。这是因为输入引脚之间有一个很小的差异(100mV)。这种小电压被开环增益放大,开环增益会强制输出到其中一个电源电压。在图3右侧的负反馈或闭环电路中,运算放大器输出上的分压器需要200 mV的输出电压,以便使反相和同相输入相等。 图3:开环(左)与负反馈(右) 输入电压的放大称为增益。它是反馈回路中电阻值的函数。等式2描述了图3中右边电路的增益方程,这就是所谓的同相放大器。您将看到计算出的输出电压与仿真相符。如果您想要了解有关此电路(以及其他常见的运算放大器电路,如缓冲器、同相放大器和差分放大器)的更多信息,您可以下载电子书“模拟工程师电路指南:放大器”。” 运算放大器的输出受到电源电压的限制。图4是图3中同相放大器的输出电压与输入电压的关系图。注意当输出接近正负电源时,输出由于饱和受限。 图4:同相放大器电路的输出与输入电压 由于这个限制,在图5中可以看到,随着输出接近电源,输入引脚之间的电压差Vdiff增加。只有当输入几乎相等时,运算放大器才在线性区域工作。 图5:同相放大器电路的Vdiff和IN+ 为了更深入地了解运算放大器,请查看我们的模拟课程TI高精度实验室。本课程将深入探讨运算放大器,并讨论输入失调电压(Vos)、输入偏置电流(IB)和输入/输出限制等基本非理想因素。还有一些高级主题讲座,如运算放大器带宽(BW)、压摆率(SR)、噪声、共模抑制比(CMRR)、电源抑制比(PSRR)和稳定性。除了讲座之外,有些主题还包括动手实验。为了进行这些实验,您需要相应的运算放大器评估模块。

    时间:2020-03-22 关键词: 运算放大器

  • 泰克与Coherent Solutions共建成光通信平台

    泰克与Coherent Solutions共建成光通信平台

    泰克与Coherent Solutions日前宣布达成一项独家合作协议,为新老客户提供全集成光通信平台,以满足电信、数据通信、国防/航空和半导体全球市场对通信不断增长的需求。 “泰克和Coherent Solutions全面致力于为高带宽光通信领域提供世界领先的测试测量解决方案。”泰克科技公司高性能解决方案总经理Amy Taylor说,“Coherent Solutions IQTransmitter产品与泰克AWG产品相结合,打造了一个完整的光通信平台。” 两家公司将携手提供全面集成的OMA系统,其中采用泰克DPO70000SX/DX示波器和Coherent Solutions IQReceivers。这一平台可以生成相干调制信号,如64QAM,以满足高速通信市场需求。复杂的光调制是工程师们在开发过程中的关键一环,他们寻求测试测量解决方案,为推出400G/800G和传输速率高达1TB/s的产品提供支撑。 泰克示波器与Coherent Solutions DSPs相集成,为工程师高效开发相干收发机铺平了道路,因为这一高效流程不仅要满足当前标准,还要超越标准进行高级研究。 Coherent Solutions公司首席执行官Andy Stevens说: “随着工程师紧追高速光技术发展趋势,在新领域中部署相干技术,人们对OMA系统的关注度正空前高涨。现在正是我们发挥专业知识、大展身手的最佳时机。我们相信,我们与泰克的合作将在未来几年内,给广大客户及更广泛的光通信行业带来明显的优势。”

    时间:2020-03-22 关键词: 泰克 solutions coherent

  • 中科院制备出米管传感存储一体化器件

    中科院制备出米管传感存储一体化器件

    科研人员提出了一种基于铝纳米晶浮栅的碳纳米管非易失性存储器,具有高的电流开关比、长达10年的存储时间以及稳定的读写操作,多个分立的铝纳米晶浮栅器件具有稳定的柔性使役性能。更重要的是,电荷在氧化生成的AlOx层中的隧穿机制由福勒-诺德海姆隧穿变成直接隧穿,从而实现光电信号的传感与检测;基于理论计算分析与实验优化设计,制备出32×32像素的非易失性柔性紫外光面阵器件,首次实现了光学图像的传感与图像存储,为新型柔性光检测与存储器件的研制奠定了基础。 科研人员采用半导体性碳纳米管薄膜为沟道材料,利用均匀离散分布的铝纳米晶/氧化铝一体化结构作为浮栅层与隧穿层,获得高性能柔性碳纳米管浮栅存储器,实现在0.4%弯曲应变下器件读写与擦除之间的电流开关比高于105,存储稳定性超过108s(图2)。同时,较薄氧化铝隧穿层可使在擦除态“囚禁”于铝纳米晶浮栅中的载流子在获得高于铝功函数的光照能量时,通过直接隧穿方式重新返回沟道之中,使闭态电流获得明显的提升,完成光电信号的直接转换与传输,实现集图像传感与信息存储于一身的新型多功能光电传感与存储系统(图3)。 该项研究工作由中科院金属所孙东明和曲庭玉提出设计构思,在中科院苏州纳米所邱松、李清文研究员、吉林大学王伟教授以及中科院金属所的科研人员共同合作下完成。曲庭玉与孙陨开展了器件制备、电学测量和数据分析工作,陈茂林进行了电子束曝光等器件工艺研究,邱松、李清文合成了半导体性碳纳米管溶液,刘志博进行了样品的透射电镜表征,谭军开展了聚焦离子束等样品加工。

    时间:2020-03-21 关键词: 中科院 传感存储一体化

  • STM32L4 +微控制器问市

    STM32L4 +微控制器问市

    新产品为USB、模拟外设等电路配备独立的电源引脚,集成独立的时钟域以及八线和四线SPI外存扩展接口,为开发人员提供设计灵活性保证。新器件还集成5Msample/s的智能模数转换器(ADC),该ADC有两个模式,全速运行模式可以最大程度地缩短采样时间,低速模式可以节能降耗。 借助意法半导体的超低功耗微控制器技术,新STM32L4 + MCU有7个主要低功耗模式,使设计人员能够灵活地管理功耗和唤醒时间,以最大程度地降低能耗需求。这些产品还支持FlexPowerControl高能效任务处理技术,以及在CPU停止时继续高能效采集数据的批处理模式。 EEMBC®基准测试成绩409 CoreMark®和285 ULPMark?-CP[1]证明,新微控制器实现了高性能和高能效的完美融合。 新控制器还可在工业和医疗应用中保护系统,十分可靠安全,包括闪存错误校正代码(ECC)支持和SRAM的硬件奇偶校验。 数据保护功能包括硬件随机数生成器和内存代码访问权限IP保护,STM32L4Q5在标配基础上增加了加密算法加速器,支持AES、RSA、DH和ECC算法。 意法半导体还扩大了STM32开发生态系统,推出了NUCLEO-L4P5ZG Nucleo-144开发板和STM32L4P5G-DK 探索套件,每个套件均包含STM32L4P5微控制器。

    时间:2020-03-21 关键词: stm32l4

  • DELO提供了功能强大的高性能材料

    DELO提供了功能强大的高性能材料

    这些高性能材料具有类似的化学基础,相互之间可以完美地组合并形成绝佳的粘连,非常适合材料混合。例如,从硬到柔韧的材料,可用于一个打印过程。为此,打印机里需要安装多个点胶头,根据指定的参数,分别涂抹相应的液体材料。根据点胶设备的型号,最多可以实现层厚度小于 500 μm 的结构。针对复杂的、带有延伸或切口的结构,用户可以选用水溶性支持材料。 由于这些多功能材料在室温下即可点胶,不需要对材料进行加热, 也不需要为加热设备预留安装空间。辅以紫外线灯的照射,这些材料在几秒钟之内即可完全固化并达到最终强度。这就简化了工艺流程,同时节约能源。 点胶头和固化灯都可以集成在现有的生产线里。并最终得以让打印过程与其它生产流程组合。

    时间:2020-03-21 关键词: delo

  • EPC推出ePower? 功率级集成电路系列

    EPC推出ePower? 功率级集成电路系列

    当48 V转到12 V的降压转换器在1 MHz的开关频率下工作,EPC2152 ePower 功率级集成电路可实现高于96% 的峰值效率,相比采用多个分立器件的解决方案,这个集成电路在PCB的占板面积少33%。 EPC2152 是该系列的首个产品。该系列在未来会进一步推出采用芯片级封装(CSP)及多芯片四方偏平模块(QFM)的功率级IC。在未来一年内将推出可在高达3至5 MHz频率范围工作、每级功率级的电流可高达15 A至30 A的产品. 该产品系列使得设计师可以容易发挥氮化镓技术的性能优势。 集成多个器件在单晶片上,设计师可以更容易设计、布局、组装、节省占板面积及提高效率。 宜普电源转换公司首席执行官兼共同创办人Alex Lidow说,“分立式功率晶体管正在进入它的最后发展阶段。硅基氮化镓集成电路可以实现更高的性能、占板面积更小,省却很多所需工程。” Alex 继续说:“这个全新功率级集成电路系列是氮化镓功率转换领域的最新发展里程,从集成多个分立式器件,以至集成更复杂的解决方案都可以,从而实现硅基解决方案所不能实现的电路性能、使得功率系统工程师可以更容易设计出高效的功率系统。”

    时间:2020-03-20 关键词: epc epower

  • 构建设计和分析之间的桥梁

    构建设计和分析之间的桥梁

    Sigrity Aurora是一个解决信号和电源完整性(SI/PI)PCB设计挑战的产品,挑战与高性能PCB设计相关。Brad在他的演讲中提出的问题非常简单——在PC板设计中,设计和分析之间需要迭代多少次?也就是PCB设计师和SI/PI工程师之间的迭代? 从亲身经历中可以看出,这种来回往复会浪费很多时间。如果一不小心,你就会把一个非常宝贵而稀缺的资源——SI/PI专家束缚起来。 一个PCB设计师和一个SI/PI工程师的不同专业知识促成了这里的挑战。具有大量转换和映射的异类工具流也是如此。Brad提出了一种解决所有这些问题的方法。如果你有一个单一的供应商解决方案,可以解决原理图,重路由信号和电源完整性(SI/PI)分析,位置,路由,设计中的SI/PI分析和最终的验收。 事实证明,Cadence有足够的产品广度来提供这样的解决方案,而这正是该公告的精髓所在。基于他们的Sigrity产品线,Cadence拥有一套广泛的分析引擎来解决诸如筛选技术(阻抗和耦合检查)、返回路径检查、SI分析(反射和串扰)和PI分析(IR drop)等任务。 由于新的Sigrity拓扑资源管理器,预路由和信号网络提取可以支持假设分析。 Brad表示,所有这些功能现在都可以通过流行的Cadence Allegro PCB编辑、路由技术以及Sigrity Aurora来实现,该技术可以直接读写Allegro PCB数据库。一组强大的分析引擎,与熟悉的实现流紧密而高效的集成。这种工具的应用是多种多样和意义重大的。 电气规则检查的筛选技术(不需要型号) 阻抗分析筛选: 堆叠(stack-up)的要求相同 结果的全局视图更容易访问 寻找离群值 耦合分析筛选: 无需SI模型 电耦合比几何方法更精确 结果的全局视图 返回路径筛选: 报告可能的返回路径问题 使用一个有价值的数字,例如返回路径质量因子 返回路径可视化 信号完整性技术(由行业标准IBIS模型驱动)

    时间:2020-03-20 关键词: PCB sigrity aurora

  • Socionext测试低功耗AI芯片

    Socionext测试低功耗AI芯片

    目前,基于通用GPU的边缘计算处理器无法满足日益增长的人工智能处理需求。以搭载有图像识别和分析功能的边缘计算设备为例,其系统功耗和发热量与通用GPU相比有明显增加,不得不通过提升成本扩容设备等方式满足AI处理需求。 量化DNN引擎 为提高AI处理性能并减少系统功耗,Socionext开发了一款采用“量化DNN技术”的专有体系架构,它减少了深度学习所需的参数和激活位。该体系架构将1-bit (binary)、2-bit (ternary) 低比特率技术、传统8-bit技术及公司独创的参数压缩技术结合,以较少的计算资源执行大量计算处理,并减少数据量。 除此以外,Socionext还开发了一种新颖的片上存储技术,可提供高效的数据传输,从而减少深度学习通常所需的大容量片上或外部存储器。 通过结合上述新技术,Socionext将AI芯片及“DNN引擎”原型化,并确认了其功能和性能。 原型化芯片通过“YOLO v3”以不到5W的低功耗及30fps的速度实现了目标检测,其效率是通用GPU的10倍。 此外,该芯片还配备了高性能、低功耗的Arm Cortex-A系列CPU,无需外部处理器即可以单芯片执行整个AI处理。 深度学习软件开发环境 除硬件开发外,Socionext还构建了深度学习软件开发环境,通过结合TensorFlow作为基本框架,允许开发人员用原始低bit位进行量化感知训练(Quantization Aware Training)和训练后量化(Post Training Quantization)。

    时间:2020-03-20 关键词: socionext 低功耗ai芯片

  • ARM全新DSTREAM-HT仿真器

    ARM全新DSTREAM-HT仿真器

    更少的追踪引脚:在单通道上 - 2个引脚 - HSSTP可以以与16引脚并行追踪端口相当的速率传输追踪数据; 支持多种协议:支持Arm HSSTP和Marvell®SETM; 可编译的IO:用户I / O端口提供脚本功能和8个数字I / O引脚,以实现自动化测试和验证工作流程; 丰富的调试功能:添加设备特定寄存器,查看指令和数据追踪历史记录,自定义设备特定寄存器的连接,使目标无法复位等等。 更快速的调试速度:代码下载速度高达12 MB/S,JTAG速率高达180 MHz。SWD速率高达125MHz,可以大大缩短单核或多核设备的调试周期。 远程调试:远程千兆以太网或USB 3.0主机连接,可实现远程和快速访问。 产品特性 基于CoreSight trace的Arm处理器调试与跟踪 USB3.0和千兆以太网连接接口。 8GB大小的缓冲区。 可定制以支持ASIC 代码下载速度高达12MB/S 最多支持1022个coresight设备 灵活的追踪时钟定位 遥控目标设备复位 设备启动和测试实用程序 支持第三方IP和调试器的灵活架构 DSTEAM系列特点 Arm 公司的DSTREAM高性能调试和跟踪单元可在任何基于Arm处理器的硬件目标上进行强大的软件调试和优化。 DSTREAM调试探针具有许多开发平台的加速硬件启动功能以及与第三方工具一起使用的开放式调试接口等功能,与Arm Development Studio配合使用时,可为复杂SoC的开发和调试提供全面的解决方案。

    时间:2020-03-20 关键词: ARM

  • 新一代电源e络盟开售

    新一代电源e络盟开售

    充分的灵活性:这些型号产品具有两路或四路输出,可以并联或串联方式连接,以提高输出电流或电压。每路输出均可独立工作,具有同步开/关功能,能够确保正确应用系统电源。 出色的安全性:过流保护 (OCP)、过压保护 (OVP)、超功率保护 (OPP) 和热过载功能可保护负载,且可以针对每个通道单独设置最大输出电流、电压和功率。 完整的功能性:输出斜波函数 (EasyRamp)、输出延迟和任意函数 (QuickArb) 可以模拟各种电源,包括不稳定的设备。其他功能还包括同步记录所有输出的电压和电流,并提供.CSV文件格式的可用数据用于报告和记录,以及通过远程感测改进电压调节。 全面的连接性:标准型USB和LAN接口允许在自动测试设备系统(ATE)或生产线中远程控制NGP800,还可以通过可选的GPIB接口、数字触发器输入/输出、模拟输入和无线网络实现进一步连接。 Farnell及e络盟全球测试和工具部门负责人James McGregor 表示:“我们很高兴推出Rohde & Schwarz新一代电源产品。这一全新系列产品进一步表明我们持续致力于引入最优质的测试与测量设备,以支持并满足客户的所有测试需求。Rohde & Schwarz的创新专业技术产品,结合e络盟的全球分销网络和支持服务,将使我们的客户能够更加方便地选购丰富的测试与测量仪器。” e络盟拥有广泛系列产品,可为电子设计、制造和测试工程师提供有力支持。同时,客户还可以通过e络盟官网免费访问在线资源、数据表、应用说明、视频和网络研讨会,并可获取每周5天、每天8小时的技术支持。

    时间:2020-03-20 关键词: rohde schwarz

  • 运算放大器科普

    运算放大器科普

    在本文中,我将解释一个通用电压反馈运算放大器的基本操作,并请您参阅其他内容以了解更多信息。 图1描述了运算放大器的标准示意图符号。有两个输入端(IN+, IN-)、一个输出端(OUT)和两个电源端(V+, V-)。这些端的名称可能因制造商而异,甚至单个制造商也可能使用不同的名称,但它们仍然是相同的五个端。 例如,您可能会看到Vcc或Vdd而不是V+。又或者,您可能会看到Vee或Vss而不是V-。电源端子的其他标签会有所不同,因为它们指的是器件内部的晶体管类型。例如,当在运算放大器内部使用双极结型晶体管(BJT)时,电源对应于BJT的集电极和发射极:Vcc和Vee。在运算放大器内部使用场效应晶体管(FET)时,电源标签与FET的漏极和源极相对应:Vdd和Vss。如今,许多运算放大器同时包含BJT和FET,因此V+和V-是常见的标签,与器件内部的晶体管无关。简言之,不要太在意引脚标签,只要理解它们的作用即可。 在等式1中,AOL被称为“开环增益”。在现代运算放大器中,它通常是一个非常大的值(120 dB或1,000,000 V/V)。例如,如果IN+和IN-之间的电压差仅为1mV,运算放大器将尝试输出1000V!在这种配置中,运算放大器不在线性区域内工作,因为输出不能使输入彼此相等(记住,理想情况下In+等于In-)。因此,运算放大器需要一种方法来控制开环增益,即通过负反馈来实现。 图2描述了作为反馈控制系统一部分的运算放大器。您会注意到输出OUT通过一个标记为?的块反馈到负输入IN-。?被称为反馈因子,通常使用电阻来降低输出电压。 图3比较了开环运算放大器和负反馈运算放大器。这些TINA-TI?软件仿真电路采用的运放是近乎理想的运放,加了电源来限制输出电压。注意,对于左侧的开环配置,输出几乎等于正电源(V+)。这是因为输入引脚之间有一个很小的差异(100mV)。这种小电压被开环增益放大,开环增益会强制输出到其中一个电源电压。在图3右侧的负反馈或闭环电路中,运算放大器输出上的分压器需要200 mV的输出电压,以便使反相和同相输入相等。 输入电压的放大称为增益。它是反馈回路中电阻值的函数。等式2描述了图3中右边电路的增益方程,这就是所谓的同相放大器。您将看到计算出的输出电压与仿真相符。如果您想要了解有关此电路(以及其他常见的运算放大器电路,如缓冲器、同相放大器和差分放大器)的更多信息,您可以下载电子书“模拟工程师电路指南:放大器”。” 运算放大器的输出受到电源电压的限制。图4是图3中同相放大器的输出电压与输入电压的关系图。注意当输出接近正负电源时,输出由于饱和受限。 由于这个限制,在图5中可以看到,随着输出接近电源,输入引脚之间的电压差Vdiff增加。只有当输入几乎相等时,运算放大器才在线性区域工作。

    时间:2020-03-20 关键词: TI 运算放大器

首页  上一页  1 2 3 4 5 6 7 8 9 10 下一页 尾页
黄片在线看